

Логические элементы ЭВМ. Триггер, полусумматор, сумматор

Логический элемент компьютера

Логический элемент компьютера — это часть электронной логической схемы, которая реализует элементарную логическую функцию.

Логическими элементами компьютеров являются электронные схемы **И**, **ИЛИ**, **НЕ**, **И—НЕ**, **ИЛИ—НЕ** и другие (называемые также **вентильями**), а также **триггер**.

С помощью этих схем можно реализовать любую логическую функцию, описывающую работу устройств компьютера. Обычно у вентиляей бывает от двух до восьми входов и один или два выхода.

Чтобы представить два логических состояния — “1” и “0” в вентильях, соответствующие им входные и выходные сигналы имеют один из двух установленных уровней напряжения. Например, +5 вольт и 0 вольт.

Высокий уровень обычно соответствует значению “истина” (“1”), а низкий — значению “ложь” (“0”).

Каждый логический элемент имеет свое условное обозначение, которое выражает его логическую функцию, но не указывает на то, какая именно электронная схема в нем реализована. Это упрощает запись и понимание сложных логических схем.

Работу логических элементов описывают с помощью таблиц истинности.

Таблица истинности это табличное представление логической схемы (операции), в котором перечислены все возможные сочетания значений истинности входных сигналов (операндов) вместе со значением истинности выходного сигнала (результата операции) для каждого из этих сочетаний.

Базовые логические схемы И, ИЛИ, НЕ, И—НЕ, ИЛИ—НЕ

Схема И

Схема **И** реализует конъюнкцию двух или более логических значений. Условное обозначение на структурных схемах схемы **И** с двумя входами представлено на рис.




Таблица истинности схемы **И**

x	y	x & y
0	0	0

0	1	0
1	0	0
1	1	1

Единица на выходе схемы **И** будет тогда и только тогда, когда на всех входах будут единицы. Когда хотя бы на одном входе будет ноль, на выходе также будет ноль.

Связь между выходом z этой схемы и входами x и y описывается соотношением: $z = x \& y$ (читается как " x и y "). Операция конъюнкции на структурных схемах обозначается знаком "&" (читается как "амперсанд"), являющимся сокращенной записью английского слова **and**.

С х е м а ИЛИ

Схема **ИЛИ** реализует дизъюнкцию двух или более логических значений. Когда хотя бы на одном входе схемы **ИЛИ** будет единица, на её выходе также будет единица.

Условное обозначение на структурных схемах схемы **ИЛИ** с двумя входами представлено на рис. 3.2. Знак "1" на схеме — от устаревшего обозначения дизъюнкции как " ≥ 1 " (т.е. значение дизъюнкции равно единице, если сумма значений операндов больше или равна 1). Связь между выходом z этой схемы и входами x и y описывается соотношением: $z = x \vee y$ (читается как " x или y ").




Таблица истинности схемы **ИЛИ**


x	y	$x \vee y$
0	0	0
0	1	1
1	0	1
1	1	1

С х е м а НЕ

Схема **НЕ** (инвертор) реализует операцию отрицания. Связь между входом x этой схемы и выходом z можно записать соотношением $z = \overline{x}$, где $\overline{x}$ читается как "не x " или "инверсия x ".

Если на входе схемы **0**, то на выходе **1**. Когда на входе **1**, на выходе **0**. Условное обозначение на структурных схемах инвертора — на рисунке 3.3.

Таблица истинности схемы **НЕ**



x	$\overline{x}$
0	1

1	0
---	---

Схема И—НЕ

Схема **И—НЕ** состоит из элемента **И** и инвертора и осуществляет отрицание результата схемы **И**. Связь между выходом **z** и входами **x** и **y** схемы записывают следующим

образом: $z = \overline{x \cdot y}$, где $\overline{x \cdot y}$ читается как "**инверсия x и y**". Условное обозначение на структурных схемах схемы **И—НЕ** с двумя входами представлено на рисунке 3.4.




Таблица истинности схемы И—НЕ

x	y	$\overline{x \cdot y}$
0	0	1
0	1	1
1	0	1
1	1	0

Схема ИЛИ—НЕ

Схема **ИЛИ—НЕ** состоит из элемента **ИЛИ** и инвертора и осуществляет отрицание результата схемы **ИЛИ**. Связь между выходом **z** и входами **x** и **y** схемы записывают

следующим образом: $z = \overline{x \vee y}$, где $\overline{x \vee y}$, читается как "**инверсия x или y**". Условное обозначение на структурных схемах схемы **ИЛИ—НЕ** с двумя входами представлено на рис. 3.5.




Таблица истинности схемы ИЛИ—НЕ


x	y	$\overline{x \vee y}$
0	0	1
0	1	0
1	0	0
1	1	0

Триггер

Триггер — это электронная схема, широко применяемая в регистрах компьютера для надёжного запоминания одного разряда двоичного кода. Триггер имеет два устойчивых состояния, одно из которых соответствует двоичной единице, а другое — двоичному нулю.

Термин **триггер** происходит от английского слова **trigger** — защёлка, спусковой крючок. Для обозначения этой схемы в английском языке чаще употребляется термин **flip-flop**, что в переводе означает “хлопанье”. Это звукоподражательное название электронной схемы указывает на её способность почти мгновенно переходить (“перебрасываться”) из одного электрического состояния в другое и наоборот.

Самый распространённый тип триггера — так называемый RS-триггер (S и R, соответственно, от английских *set* — установка, и *reset* — сброс). Условное обозначение триггера — на рис.




Он имеет два симметричных входа S и R и два симметричных выхода Q и $\bar{Q}$, причем выходной сигнал Q является логическим отрицанием сигнала $\bar{Q}$.

На каждый из двух входов S и R могут подаваться входные сигналы в виде кратковременных импульсов ().

Наличие импульса на входе будем считать единицей, а его отсутствие — нулем.

На рис. показана реализация триггера с помощью вентилях ИЛИ—НЕ и соответствующая таблица истинности.



Проанализируем возможные комбинации значений входов R и S триггера, используя его схему и таблицу истинности схемы ИЛИ—НЕ (табл. 3.5).

1. Если на входы триггера подать $S=“1”$, $R=“0”$, то (независимо от состояния) на выходе Q верхнего вентиля появится “0”. После этого на входах нижнего вентиля окажется $R=“0”$, $Q=“0”$ и выход $\bar{Q}$ станет равным “1”.
2. Точно так же при подаче “0” на вход S и “1” на вход R на выходе $\bar{Q}$ появится “0”, а на Q — “1”.
3. Если на входы R и S подана логическая “1”, то состояние Q и $\bar{Q}$ не меняется.

4. Подача на оба входа R и S логического “0” может привести к неоднозначному результату, поэтому эта комбинация входных сигналов запрещена.


Поскольку один триггер может запомнить только один разряд двоичного кода, то для запоминания байта нужно 8 триггеров, для запоминания килобайта, соответственно, $8 \times 2^{10} = 8192$ триггеров. Современные микросхемы памяти содержат миллионы триггеров.

Сумматор

Сумматор — это электронная логическая схема, выполняющая суммирование двоичных чисел.

Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины.

Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение одноразрядного сумматора на рис.



При сложении чисел A и B в одном i -ом разряде приходится иметь дело с тремя цифрами:

1. цифра a_i первого слагаемого;
2. цифра b_i второго слагаемого;
3. перенос p_{i-1} из младшего разряда.

В результате сложения получаются две цифры:

1. цифра c_i для суммы;
2. перенос p_i из данного разряда в старший.

Таким образом, **одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами**, работа которого может быть описана следующей таблицей истинности:

Входы			Выходы	
Первое слагаемое	Второе слагаемое	Перенос	Сумма	Перенос

0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причём **для двух соседних сумматоров выход переноса одного сумматора является входом для другого.**

Например, схема вычисления суммы $C = (c_3 c_2 c_1 c_0)$ двух двоичных трехразрядных чисел $A = (a_2 a_1 a_0)$ и $B = (b_2 b_1 b_0)$ может иметь вид:

